高阻态指的是电路的一种输出状况，既不是高电平也不是低电平，假如高阻态再输入下一级电路的话，对下级电路无任何影响，和没接相同。
在电子学中，高阻态（英语：High impedance）表明电路中的某个节点具有相对电路中其他点相对更高的阻抗。
在硬件描绘言语（如Verilog HDL和VHDL）中，高阻态一般用字母z来表明。
当一个器材具有高电平、低电平、高阻态时就称为三态门。三态门，是指逻辑门的输出除有高、低电平两种状况外，还有第三种状况——高阻状况的门电路。
三态门都有一个EN操控使能端，来操控门电路的通断。主要是用于总线的衔接，由于总线只允许一起只要一个运用者。一般在数据总线上接有多个器材，每个器材经过OE/CE之类的信号选通。如器材没有选通的话它就处于高阻态，相当于没有接在总线上，不影响其它器材的作业。
三态门中，EN‘为0时，门电路正常作业，EN’为1时，T1、T2均截止，整个门电路不对外输出，成高阻态。
双向端口的规划就要运用到三态门。由于双向端口在完结输入功用时有必要使本来呈输出形式的端口呈高阻状况。不然，待输入的外部数据会与端口处本来的电平产生线与，导致没办法将外部数据正确的写入。在EDA仿真器中出现的便是X态。
三态缓冲器常用来驱动总线，原则上用与非门都能轻松完成。三态缓冲器电路结构更简略紧凑，但是在先进工艺下不简单建模验证，所以有些规划中会避免用三态，只运用静态逻辑。
售前客服
技术咨询
sales