每逢查看年青工程师的电路原理图或印刷电路板(PCB)布局布线时，我都要挑选几个项目，问他们“为什么这么做?”为什么你挑选这个组件?为什么把它安置在PCB的这一个方位?之所以问这样一些问题是因为工程师在做出每个规划决议计划时都应该有合理的理由。
例如，在装备成缓冲器的运算放大器反应途径中有一个电阻器，应该立刻想到“这是怎么回事呢?”
令人难以承受的实在的状况是工程师常常不清楚自己为什么运用电阻器R2。他们或许在曾经的原理图中看到过，所以感到有必要包括这个电阻器。这些电阻器一般用于低速运用(50MHz)，以消除运算放大器输入偏置电流发生的DC偏移。
R2还或许会在输出呈现静电放电(ESD)冲击时为反相输入供给必定的维护。此外，假如两个输入端有匹配的电源阻抗，有些运算放大器(特别是JFET输入型)就会发生较低的失线的用处，一般就会随机挑选该值，因而导致不安稳性。
要了解R2导致不安稳性的原因，咱们在该电路中参加运算放大器的输入电容，如图2所示。
R2与输入共模电容CCM2及输入差分电容CDM在反相输入端构成一个低通滤波器。反应途径中的低通滤波器在放大器的噪声增益曲线/β)上发生一个零值，所在频率为：
假如该零值远高于放大器的单位增益带宽，如图3中fz(2)所示，它就不或许影响电路的安稳性。但假如这个零处于或低于运算放大器的单位增益带宽方位，例如fz(1)，噪声增益曲线dB的速率与开环增益曲线相交，标明有或许发生的不安稳性。
为了展现该作用，我对选用缓冲器装备的OPA172进行了仿线MHz，输入共模与差分电容均为4pF。运用公式4中的规划原则，R2的最大值是：
图4是我用来丈量相位裕量的TINA-TI™仿真电路原理图。反应环路在运算放大器输出端由电感器L1损坏，一个电源(VG1)AC耦合至该反应环路。环路增益由具有“LG”标识的探针供给，在环路增益等于0dB时，可丈量相位裕量。
图4：装备为缓冲器的OPA172的TINA-TI™仿线值添加时相位裕量的曲线最大值。在低于该限值时，相位裕量的下降最小，在R2=200欧姆时仅降至62°，而高于该限值时，相位裕量则会快速下降。
记住这一剖析不包括电容负载或PCB寄生效应的影响，但它们也会下降电路的相位裕量。
在某些电路中或许会呈现运用R2的恰当理由，但在将其归入电路原理图之前，要问问自己，运用该电阻器期望到达什么作用。假如所需的值很大，您或许会遇到安稳性问题。在任何工程规划工作中多问“为什么”，对工程师自我进步非常要害!
售前客服
技术咨询
sales